Laporan Akhir 3 (Percobaan 3a)





1. Jurnal [Kembali]



2. Alat dan Bahan [Kembali]
 1. 74l92
2. 7493

3. power suply

4. probe

5. switch





                    
6. Panel DL 2203D
7. Panel DL 2203C 
8.Panel DL 2203S 
9. Jumper
3. Rangkaian Simulasi [Kembali]



 4. Prinsip Kerja Rangkaian [Kembali]
Percobaan 3a didasarkan pada penggunaan rangkaian synchronous counter menggunakan dua IC yaitu 74193 dan 74192. Output dari kedua IC ini terhubung ke probe logika (logic probe), sedangkan kaki inputnya terhubung ke saklar (switch) yang terhubung ke Vcc dan ground. Pada IC 74193 dan IC 74192, kaki D0, D1, D2, dan D3 terhubung ke saklar B4, B5, B6, dan B7, kaki UP terhubung ke saklar B1, kaki DN terhubung ke kaki B2, kaki PL terhubung ke kaki B3, dan kaki MR terhubung ke B0. IC 74193 dan 74192 ini dapat menghitung atau mencacah bilangan heksadesimal dari 0-15 (F), yang dalam bentuk biner adalah 0000-1111.

Berbagai variasi kondisi dalam percobaan 3a, sesuai dengan jurnal, adalah sebagai berikut: Jika S0=1, S1=don't care, S2=don't care, S3=don't care, maka output yang dihasilkan adalah 0000 dan logic probe tidak menyala (off). Hal ini terjadi karena pada counter IC 74192 dan IC 74193, kaki S0 terhubung ke kaki MR yang berfungsi sebagai reset, sehingga output yang terbaca adalah 0000. Jika S0=0, S1=0, S2=don't care, S3=don't care, output yang dihasilkan adalah off pada kedua counter IC 74192 dan IC 74193. Jika S0=0, S1=0, S2=0, S3=0, maka output yang dihasilkan juga adalah off. Jika S0=0, S1=clock, S2=1, S3=1, maka counter akan berada dalam kondisi counter up synchronous. Pada kondisi ini, S1 terhubung ke sinyal clock dan S2 berlogika 1, sehingga IC 74193 akan mencacah secara berurutan dari hexadesimal 0-15 (F), yaitu dari 0000-1111, dan IC 74192 akan mencacah dari 0-9. Jika S0=0, S1=1, S2=clock, S3=1, maka counter akan berada dalam kondisi counter down synchronous. Pada kondisi ini, S2 terhubung ke sinyal clock dan S1 berlogika 1, sehingga IC 74193 dan IC 74192 akan mencacah secara berurutan dari hexadesimal 15 (F)-0, yaitu dari 1111-0000.

5. Video Rangkaian [Kembali]


6. Analisa [Kembali]
1. Analisa output percobaan berdasarkan IC yang digunakan!
Telah dilakukan percobaan 3a yang mana didapatkan penjelasan sebagai berikut
- Digunakan IC 74193 dan IC 74192 saat kondisi 1-3 outputnya 0, kondisi 4 count up, kondisi 5 count down.
- Pada IC 74193 outputnya 0-15, IC 74192 outputnya 0-9 secara tidak teratur.

2. Analisa hasil percobaan pada kondisi 3 dan 4!
- Kondisi 3 menghasilkan output 0 untuk IC 74193 dan IC 74192 (pin load nya aktif).
- Kondisi 4 menghasilkan output counter up, pada IC 74193 count dari 0-15, IC 74192 count dari 0-9 (pin load tidak aktif).

 7. Link Download [Kembali]
HTML klik disini
Rangkaian klik dsini 
Video klik disini
lLink datasheet  7474 klik disini
link datasheet switch klik disini
Link Download Datasheet 74LS90 klik disini
Link Download Datasheet 7493 klik disini
Link Download Datasheet 74LS47 klik disini
Link Download Datasheet Seven Segment klik disini
at Tidak ada komentar:

Laporan Akhir 2 (Percobaan 2a)





1. Jurnal [Kembali]



2. Alat dan Bahan [Kembali]
 1. 74l90
2. 7493

3. power suply

4. probe

5. switch





                    
6. Panel DL 2203D
7. Panel DL 2203C 
8.Panel DL 2203S 
9. Jumper

3. Rangkaian Simulasi [Kembali]



 4. Prinsip Kerja Rangkaian [Kembali]
Pada percobaan ini, kita menggunakan modul D'Lorenzo dengan model DL2203D dan DL2203S. Setiap IC memiliki 6 input dan 4 output. Pada IC 74LS90, kaki B0 terhubung ke R0(1) dan kaki B1 terhubung ke R0(2). Sementara itu, kaki B2 terhubung ke R9(1) dan kaki B3 terhubung ke R9(2). Indikator untuk mengatur nilai output terletak pada input B0 dan B1. Sinyal CKA dihubungkan ke CKB dan keduanya dialiri sinyal CLOCK.
Sedangkan pada IC 7493, kaki B4 terhubung ke R0(1) dan kaki B5 terhubung ke R0(2). Pengaturan nilai output terletak pada kaki B4 dan B5. CKA dihubungkan ke CKB dan diparalelkan dengan CKA dan CKB pada IC 74LS90. Output yang dihasilkan disesuaikan dengan nilai input yang terdapat pada modul.

5. Video Rangkaian [Kembali]


6. Analisa [Kembali]
1. Analisa output percobaan berdasarkan IC yang digunakan!
Telah dilakukan percobaan 2a yang mana didapatkan penjelasan sebagai berikut
- Rangkaian asyncronous counter menggunakan IC 74LS90 dan 7493.
- IC 74LS90 saat kondisi 1 outputnya 0, kondisi 2-4 outputnya 0-15, kondisi 5-7 outputnya 0.
- IC 7493 saat kondisi 1-2 outputnya 0, kondisi 3-7 outputnya 0-9
- Tak ada count up dan count down pada percobaan ini.

2. Apa pengaruh clock A dan clock B pada IC yang digunakan?
- IC 74LS90 clock A mempengaruhi output Q0, clock B mempengaruhi output Q1, Q2, Q3.
- IC 7493 clock A mempengaruhi output QA, clock B mempengaruhi output QB, QC, QD.

 7. Link Download [Kembali]
HTML klik disini 
Video percobaan 2a klik disini
at Tidak ada komentar:

Laporan Akhir 1 (Percobaan 1)





1. Jurnal [Kembali]


2. Alat dan Bahan [Kembali]
2.1. Module D'Lorenzo :



        2.1.1. Panel 2203S.

  •             IC J-K Flip Flop.





Tabel Kebenaran J-K Flip Flop




Kelebihan JK Flip-flop adalah tidak adanya kondisi terlarang atau yang berarti di beri berapapun inputan asalkan terdapat clock maka akan terjadi perubahan pada keluarannya / outputnya. berikut adalah symbol dan tabel kebenaran dari JK Flip-Flop.



        2.1.2. Panel 2203D.
  •             Power Supply.
  •             Input Switch.


    2.2. Jumper



3. Rangkaian Simulasi [Kembali]



 4. Prinsip Kerja Rangkaian [Kembali]
Prinsip kerja rangkaian di atas adalah menggunakan empat JK flip-flop yang terhubung dengan power. Dengan demikian, input pada JK flip-flop tersebut bersifat toggle. Akibatnya, output toggle pada masing-masing IC akan berubah sesuai dengan aktivitas pada clock, yaitu ketika clock aktif dalam keadaan rendah (Fall time).
Pada percobaan pertama, clock input hanya terhubung ke JK flip-flop pertama atau yang berada di sebelah kanan. Ketika clock awalnya bergerak dari 0 menuju waktu naik (rise time), maka tidak ada perubahan pada output JK flip-flop pertama, begitu pula dengan JK flip-flop berikutnya. Kemudian, saat clock berada dalam keadaan waktu rendah (fall time), JK flip-flop pertama akan berubah menjadi 1. Namun, JK flip-flop kedua tidak terpengaruh karena ia bergantung pada output JK flip-flop pertama, sehingga terjadi penundaan (delay time). Sebagai akibatnya, clock IC kedua berada dalam keadaan waktu naik (rise time), sehingga output IC kedua menjadi logika 0. Proses ini berlanjut untuk IC ketiga dan keempat, di mana mereka menerima peningkatan atau penurunan dari flip-flop sebelumnya.

5. Video Rangkaian [Kembali]



 6. Analisa [Kembali]
1. Analisa output percobaan berdasarkan IC yang digunakan!
Telah dilakukan percobaan 1 yang mana didapatkan penjelasan sebagai berikut 
- Rangkaian asyncronous counter menggunakan J-K flip flop.
- Inputan 1 sehingga R-S tidak aktif karena R-S aktif low.
- Hanya flip flop pertama yang terhubung secara langsung ke sinyal clock, inputan clock flip flop selanjutnya terhubung dengan output Q flip flop sebelumnya.
- Output pada H0, H1, H2, H4 bergulir dari 1 ke 0.
- Rangkaian asyncronous counter up karena clock terhubung ke output Q.
- Timing diagram 8 fasa pada jurnal.

2. Analisa sinyal output yang dikeluarkan J-K flip flop kedua dan ketiga!
- J-K flip flop ke 2 output Q nya ke H1, ketiga output Q nya ke H2.
- Clock J-K flip flop ke 2 terhubung ke output J-K flip flop 1, ketika terjadi fall time pada output H0 maka pada sinyal output H1 berubah (0 ke 1), begitu seterusnya.
- Clock J-K flip flop ke 3 terhubung ke output J-K flip flop 2, ketika terjadi fall time pada output H1 maka pada output H2 berubah (0 ke 1), output tidak berubah / sama dengan output sebelumnya.
 
 7. Link Download [Kembali]
HTML klik disini
Rangkaian klik dsini 
Video klik disini
link datasheeet 74LS112  klik disini
link datasheet switch klik disini
link datasheet LED klik disini
at Tidak ada komentar:

Tugas Pendahuluan 2




Modul 3
Counter

1. Kondisi [Kembali]
Percobaan 2 Kondisi 7
Buatlah rangkaian seperti gambar percobaan 2, ganti probe dengan seven segment dan ubah besar sumber menjadi 3.3 volt.
2. Gambar Rangkaian Simulasi [Kembali]
sebelum di run

setelah di run


3. Video Simulasi [Kembali]


 4. Prinsip Kerja [Kembali]
Pada percobaan 2 ini, di rangkaian terdapat 6 saklar SPDT yang dihubungkan dengan Vcc dan ground, kemudian dihubungkan ke 74LS90 yang merupakan IC BCD counter dan 7493 yang merupakan Binary Counter kemudian keduanya memiliki input CKA dan CKB yang dihubungkan dengan sumber DCLOCK. Ouput pada rangkaian di atas mengeluarkan logika 4 bit yang terhubung dengan seven segment sebagai output paralel dengan decoder 4 bit to 7 yakni 74LS47. Pada counter 74LS90 memiliki 6 masukan yang terdiri dari 2 buah clock, dan 4 buah master reset serta 4 buah keluaran, sedangkan counter 7493 memiliki 4 masukan yang terdiri dari 2 clock dan reset ke angka 0 serta 4 keluaran. Selain itu, Counter 74LS90 akan mengitung atau mencacah desimal 0-9 yakni dari 0000 - 1001, sedangkan counter 74LS90 akan menghitung atau mencacah hexadesimal dari 0-15(F) yakni dari 0000 - 1110.

Karena set dan reset pada 74LS90 adalah active high, ketika input kaki R0(1) dan R0(2) diberi logika 1 dan input kaki R9(1) dan R9(2) di don't care atau kita beri logika 0, maka output counter 74LS90 akan berlogika 0 0 0 0 dan mereset, sehingga pada seven segment anoda yang terhubung dengan decoder 74LS47 akan tampil angka 0. Selain itu, pada Counter 7493, ketika kaki R0(1) dan R0(2) diberi logika 1, maka ouput counter 7493 akan berlogika 0 0 0 0, sehingga pada seven segment anoda yang terhubung dengan  ecoder 74LS47 akan tampil angka 0.

Ketika input kaki R0(1) dan R0(2) di don't care atau kita beri logika 0 dan input kaki R9(1) dan R9(2) diberi logika 1, maka counter 74LS90 akan berlogika 1 1 1 1 dan menset, sehingga LED yang seri dengan resistor  akan menyala dan pada seven segment anoda yang terhubung dengan decoder 74LS47 akan tampil angka 9.

5. Link Download [Kembali]
Rangkaian simulasi klik disini
Datasheet 74LS90 klik disini
Datasheet SPDT klik disini
Datasheet decoder seven segment klik disini
Datasheet seven segment klik disini
at Tidak ada komentar:

Tugas Pendahuluan 1





Modul 3
Counter

1. Kondisi [Kembali]
Percobaan 1 kondisi 9
Buatlah rangkaian seperti gambar percobaan 1 dengan menggunakan D flipflop dan output 8 bit 
2. Gambar Rangkaian Simulasi [Kembali]
sebelum di run


setelah di run


3. Video Simulasi [Kembali]


 4. Prinsip Kerja [Kembali]
Pada percobaan 1 kondisi 9 diatas merupakan rangkaian counter asyncronus dimana counternya terhubung seri dengan inputan D flipflop selanjutnya bergantung terhadapat output dari D flipflop sebelumnya. Rangkaian ini memiliki kelemahan karena perhitungan lebih lambat dari counter sinkron karena input D flipflop selanjutnya harus menunggu terlebih dahulu output dari D flipflop sebelumnya.

Penjelasan rangkaian, pada rangkaian diatas terdapat 2 buat spdt yang telah terhubung dengan power dan ground selanjutnya D flipflop yang terhubung secara seri sebanyak 8 buah yang artinya rangkaian tersebut termasuk kedalam rangkaian counter asyncrounus. Hanya D flipflop pertama yang terhubung secara langsung ke clock. Clock D flipflop kedua terhubung ke D flipflop satu, begitu seterusnya. Output masing-masing D flip-flop yang digunakan akan bergulingan (berubah kondisi dan “0” ke “1”) dan sebaliknya secara berurutan atau langkah demi langkah, hal ini disebabkan karena hanya D flipflop yang pertama saja yang dikendalikan oleh sinyal clock, sedangkan sinyal clock untuk flip-flop lainnya diambilkan dan masing-masing D flip-flop sebelumnya. 

5. Link Download [Kembali]
Simulasi rangkaian klik disini
Datasheet  7474 klik disini
Datasheet switch klik disini
at Tidak ada komentar:

Modul 3





Modul 3
Counter


1. Tujuan [Kembali]

1. Merangkai dan Menguji operasi logika dari counter asyncron dan counter syncronous.          

2. Merangkai dan Menguji aplikasi dari sebuah Counter

2. Alat dan Bahan [Kembali]
  1. Panel DL 2203D 
  2. Panel DL 2203C 
  3. Panel DL 2203S 
4. Jumper

3. Dasar Teori [Kembali]
Counter adalah sebuah rangkaian sekuensial yang mengeluarkan urutan statestate tertentu, yang merupakan aplikasi dari pulsa-pulsa inputnya. Pulsa input dapat berupa pulsa clock atau pulsa yang dibangkitkan oleh sumber eksternal dan muncul pada interval waktu tertentu. Counter banyak digunakan pada peralatan yang berhubungan dengan teknologi digital, biasanya untuk menghitung jumlah kemunculan sebuah o kejadian/event atau untuk menghitung pembangkit waktu. Counter yang mengeluarkan urutan biner dinamakan Biner Counter. Sebuah n-bit binary counter terdiri dari n buah flipflop, dapat menghitung dari 0 sampai 2n - 1 . Counter secara umum diklasifikasikan atas counter asyncron dan counter syncronous. 
    a. Counter Asyncronous 
Counter Asyncronous disebut juga Ripple Through Counter atau Counter Serial (Serial Counter), karena output masing-masing flip-flop yang digunakan akan bergulingan (berubah kondisi dan “0” ke “1”) dan sebaliknya secara berurutan atau langkah demi langkah, hal ini disebabkan karena hanya flipflop yang paling ujung saja yang dikendalikan oleh sinyal clock, sedangkan sinyal clock untuk flip-flop lainnya diambilkan dan masing-masing flip-flop sebelumnya. 



Gambar 1 Rangkaian Counter Asyncronous

b. Counter Syncronous

Counter syncronous disebut sebagai Counter parallel, output flipflop yang digunakan bergulingan secara serempak. Hal ini disebabkan karena masing-masing flip- flop tersebut dikendalikan secara serempak oleh sinyal clock.


Gambar 2 Rangkaian Syncronus

at Tidak ada komentar:

Laporan Akhir 2 (Percobaan 2)





1. Jurnal [Kembali]


2. Alat dan Bahan [Kembali]
a. Jumper
Gambar 1. Jumper

b.Panel DL 2203D 
c.Panel DL 2203C 
d.Panel DL 2203S
Gambar 2. Modul De Lorenzo

Bahan (proteus)

a. IC 7408 (JK filp flop)



Gambar 3. IC 74LS112


b. IC 7404

Gambar 4. IC 7404


c. IC 7432
Gambar 5. IC 7432




b. Power DC

Gambar 6. Power DC

c. Switch (SW-SPDT)

Gambar 7. Switch


d. Logicprobe atau LED
Gambar 8. Logic Probe
3. Rangkaian [Kembali]


 4. Prinsip Kerja Rangkaian [Kembali]
Pada percobaan digunakan IC J-K flip flop, lalu dimodifikasi untuk diubah menjadi T flip flop. Untuk mengaktifkan R dan S pada J-K flip flop adalah aktif LOW, sehingga aktif saat diberikan logika 0. Pada kondisi diminta untuk B0=1 yang mana terhubung pada input S, B1=0 pada input R. Berarti pada IC aktif reset, yang mana keluaran nya akan selalu Q= 0 Qnot= 1, meskipun input T nya diubah-ubah. Pada rangkaian kaki clock terhubung pada switch B2 karena yang diminta kondisi B2=don't care. Yang mana sebagai sinyal pulsa, untuk mempengaruhi kapan output akan berubah.

5. Video Rangkaian [Kembali]


 6. Analisa [Kembali]
1. Pada percobaan 2 tentang T flip flop, digunakan IC 74LS112. Jelaskan jenis-jenis dan fungsi dari masing-masing kaki (pin) pada IC tersebut!
Jawab : 
  • Pin R (reset) berfungsi mereset flip flop.
  • Pin S (set) berfungsi mengeset flip flop.

  • Pin J pada IC berfungsi untuk mengatur input untuk output flip flop.

  • Pin K pada IC juga berfungsi mengatur input yang akan mempengaruhi output flip flop. 
  • Pin clk (clock) berfungsi untuk mengatur input yang masuk dimana berupa sinyal pulsa. Pada J-K flip flop akan aktif ketika clocknya aktif low. 
  • Pin Q (output) berfungsi menampilkan hasil output dari inputnya. 
  •  Pin Q' (kebalikan output) berfungsi menampilkan kebalikan hasil input Q dimana ketika Q=0 maka Q'=1.
2. Jelaskan dan bandingkan hasil pada percobaan praktikum dengan teori! Apakah sesuai dengan teori? Jika iya, buktikan dan jika tidak, jelaskan dalam hal apa perbedaannya!

Jawab : 

Hasil pada percobaan praktikum sesuai dengan teori.  

Pada percobaan 2, input T dari input J-K yang dijadikan satu dengan input 1 yang dihubung ke Vcc. Pada saat input R=0, S=1 maka dalam keadaan reset sehingga output Q=0 (sesuai dengan tabel), dan saat input R=1, S=0 maka dalam keadaan set sehingga output Q=1, ketika input R=0, S=0 maka terjadi keadaan larangan karena output Q dan Q' nya sama, dan ketika input R=1, S=1 maka terjadi keadaan toggle dimana output Q dan Q' nya akan berganti-gantian output 1 dan 0 nya. Sehingga hasil percobaan praktikum sesuai dengan teori. 

7. Link Download [Kembali]
at Tidak ada komentar:
Langganan: Postingan (Atom)

LAPORAN AKHIR M4

MODUL 4 MIKROPROSESOR DAN MIKROKONTROLER [KEMBALI KE MENU SEBELUMNYA]   DAFTAR ISI 1. Pendahuluan 2. Tujuan 3. Alat dan Bahan ...

  • (tanpa judul)
    SMART CAR [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Tujuan 2. Alat dan Bahan 3. Teori 4. Rangkaian 5. Prinsip Kerja 6...
  • Integrated Circuit Multivibrator
      [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1.Tujuan 2. Alat dan Bahan 3. Dasar Teori 4. Percobaan 5 .Download    1.Tujuan [kembali] Untuk men...
  • (tanpa judul)
    Modul 3 [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Tujuan 2. Alat dan Bahan 3. Dasar Teori 4. Percobaan Percobaan ...